東京高等裁判所 平成３年（行ケ）１６７号 判決 1994年7月05日
東京都大田区中馬込１丁目３番６号
原告
株式会社リコー
同代表者代表取締役
浜田広
同訴訟代理人弁理士
武顕次郎
同
小林一夫
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官
高島章
同指定代理人
野村泰久
同
今野朗
同
奥村寿一
同
関口博
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
事実
第１ 当事者の求めた裁判
１ 原告
「特許庁が昭和６３年審判第１７８８４号事件について平成３年４月２５日にした審決を取り消す。訴訟費用は被告の負担とする。」との判決
２ 被告
主文と同旨の判決
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和５６年１１月１７日、名称を「プログラマブルロジックアレイ」とする発明（以下「本願発明」という。）につき特許出願（昭和５６年特許願第１８５０３７号）をしたが、昭和６３年７月２２日拒絶査定を受けたので、同年１０月１３日審判を請求した。特許庁は、この請求を昭和６３年審判第１７８８４号事件として審理した結果、平成３年４月２５日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は同年６月１８日原告に送達された。
２ 本願発明の要旨
複数の入力端子と、複数のアンドゲートを含み、各アンドゲートは上記複数の入力端子の対応する一つの端子からの信号を受けるように接続されたアンドゲートアレイと、複数のオアゲートを含み、各オアゲートは上記アンドゲートのそれぞれのアンドゲートの一つから信号を受けるとともに論理出力を得るように接続されたオアゲートアレイとを備え、上記アンドゲートアレイとオアゲートアレイの少なくとも一方は、相互に異なる方向に延在し、かつ電気的には相互に絶縁された状態で交差する第１と第２の導体を含むマトリクスを備え、さらに上記第１と第２の導体のそれぞれの交差点に第１電極と第２電極および第３電極を有する再プログラム可能な記憶素子を備え、各再プログラム可能な記憶素子の第１電極は上記第１の導体に接続されるとともに、第２電極と第３電極がそれぞれ第２の導体と基準電源とに接続され、上記第１の導体にはバッファ増幅器が接続されるとともに、該第１の導体にはプルアップ手段を用いて所定の電圧が印加されることを特徴とするプログラマブルロジックアレイ。（別紙図面１参照）
３ 審決の理由の要点
(1) 本願発明の要旨は前項記載のとおりである。
(2) これに対して、特開昭５２－１０１９１０号公報（以下「引用例」という。）には、「アンドゲートアレイ及び該アンドゲートアレイに縦続接続されたオアゲートアレイとを備え、両ゲートアレイはマトリクス状に配列された第１及び第２の導体を含み、第１及び第２の導体の交差点に第１、第２及び第３電極をそれぞれ第１及び第２導体、ソース制御端子に接続した再プログラム可能な記憶素子を配置してなるプログラマブルロジックアレイ」が開示されているものと認められる。（別紙図面２参照）
(3) 本願発明（前者）と引用例記載のもの（後者）とを対比すると、両者は、下記の点において相違するものの、その余の点において一致するものと認められる。
<１> 再プログラム可能な記憶素子の第３電極が、前者は基準電源に接続されているのに対し、後者はソース制御端子に接続されている点
<２> 前者がアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させているのに対して、後者がアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させていない点
<３> 前者が第１の導体にプルアップ手段を接続しているのに対し、後者が第１の導体にプルアップ手段を接続しているか否か不明である点
(4) そこで、上記相違点について検討する。
<１> 相違点<１>について
後者において、再プログラム可能な記憶素子の第３電極をソース制御端子に接続しているのは、複数個の再プログラム可能な記憶素子の書込みデータを同時に消去する機能を達成するために、複数個の再プログラム可能な記憶素子の第３電極にロジックアレイとしての通常動作電圧と異なる電圧を同時に与えることができるように当該第３電極をソース制御端子に接続しているのであり、上記の機能を必要としなければ当該第３電極を常にロジックアレイの通常の動作電圧に等しい電圧に固定しておけばよいこと、すなわち基準電源に接続しておけばよいことは当業者が容易に理解し得るところである。よって、後者において、再プログラム可能な記憶素子の第３電極を基準電源に接続することにより前者のごとくなることは当業者が容易に想到し得ることと認められる。
<２> 相違点<２>について
特開昭５２－３５５４０号公報に示すようにプログラマブルロジックアレイにおいてアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させることは周知であり、後者においてアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させることに格別の創意工夫を必要としない。また、前者におけるアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させることによる効果も格別のものとは認められない。よって、後者においてアンドゲートアレイとオアゲートアレイとの間にバッファ増幅器を介在させることにより前者のごとくなすことに格別の発明力を要するものとは認められない。
<３> 相違点<３>について
引用例においてオアゲートアレイを構成する第２結合マトリクスの列給電回路ＺＶ（第７図及びその詳細な説明記載）は、その構成等からみてプルアップ手段であることは明らかであるが、アンドゲートアレイを構成する第１結合マトリクスにプルアップ手段が設けられているか否かが不明である。ところで、上記引用例第７図において記号ＳＰＳで示される回路は、引用例の明細書の詳細な説明では列スイッチと説明されているが、上記列給電回路ＺＶと同様にドレインとゲートが共通接続されて正の動作電源ＵＢに接続され、ソースが列線Ｐ１～Ｐｎに接続された構成を採っていること及び列スイッチなるものが第５図、第６図に示す構成を採っていること等を考え合わせると、第７図の回路ＳＰＳは列スイッチではなくプルアップ手段とみるのが相当である。以上のとおり、後者においても各ゲートアレイを構成する結合マトリクスの第１導体にプルアップ手段が接続されているから、両者に実質的な相違はない。
(5) したがって、本願発明は引用例記載の発明に基づき当業者が容易に発明し得るものであるから、特許法２９条２項の規定により特許を受けることができない。
４ 審決を取り消すべき事由
審決の理由の要点(1)ないし(3)は認める。同(4)<１>、<２>は認めるが、同(4)<３>のうち、「引用例第７図において記号ＳＰＳで示される回路は引用例の明細書の詳細な説明では列スイッチと説明されているが、上記列給電回路ＺＶと同様にドレインとゲートが共通接続されて正の動作電源ＵＢに接続され、ソースが列線Ｐ１～Ｐｎに接続された構成を採っていること及び列スイッチなるものが第５図、第６図に示す構成を採っている」ことは認めるが、その余は争う。同(5)は争う。
審決は相違点<３>についての判断を誤り、その結果、本願発明の進歩性を否定したものであるから、違法として取り消されるべきである。
(1) 「プルアップ」とは、甲第７号証に定義されているように、「ディジタル論理回路で、オープン（ハイインピーダンス）状態になるようなところ、たとえばオープンコレクタやスリーステートバッファの出力回路などを抵抗を介して正電源に接続すること」であり、このプルアップの採用により、「フローティングになるのが防げる。またＴＴＬでＣＭＯＳを駆動するときのようにハイ状態を確実にするために必要なことがある。」という機能が達成されるものである。
本願発明における「プルアップ手段」（トランジスタ８－１）は、正に、甲第７号証に示されている上記定義に即した機能を備えたものであって、アンドゲートアレイの読出し時には、単に、アンドゲートアレイの各論理素子に対するドライバとしての機能を果たすものであるが、アンドゲートアレイの書込み時には、モード切換トランジスタを用いたものにおいては、そのモード切換トランジスタがオフ状態になったとき、また、出力バッファを用いたものにおいては、その出力がハイインピーダンス状態になったときなどにおいて、オープン（ハイインピーダンス）状態にある第１の導体（行線）Ｌ１ないしＬｎを、プルアップ手段を介して正電源Ｖｃｃに接続するものであって、このプルアップ手段の接続により、第１の導体（行線）Ｌ１ないしＬｎに予め定められた値の正電圧を供給して、第１の導体（行線）Ｌ１ないしＬｎがフローティング状態になるのを防ぐようにし、第１の導体（行線）Ｌ１ないしＬｎがハイインピーダンス状態にあるときにも、第１の導体（行線）Ｌ１ないしＬｎの後に接続される導体（列線）Ｌ′１ないしＬ′ｎ（データバス）の電位を確定したハイレベルに保持させるという機能を有するものである。
(2) 引用例には「プルアップ手段」について何ら記載されていないのであって、引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶが上記のようなプルアップ機能を有する旨の記載はもとより、これを示唆する記載もない。
引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶが、論理動作時に列線Ｐ１～Ｐｎ及び行線Ｓ１～Ｓｎを電源電圧ｕｂまで引き上げる回路として働くものであることは、被告主張のとおりであり、上記列スイッチＳＰＳ及び列給電回路ＺＶは各論理素子をドライブするものである点において、本願発明のプルアップ手段と一応共通する部分があるということはできる。
しかし、引用例第７図のプログラマブルロジックアレイは、その書込み時には、列線Ｐ１～Ｐｎ及び行線Ｓ１～Ｓ６が電気的に切り離されることはなく、ましてや、列線Ｐ１～Ｐｎ及び行線Ｓ１～Ｓ６の電位が不定になることはない。したがって、列スイッチＳＰＳ及び列給電回路ＺＶが、列線Ｐ１～Ｐｎ及び行線Ｓ１～Ｓ６を電源電圧ｕｂまで引き上げる働きを有しているとしても、それは、本願発明のプルアップ手段のような機能を発揮しているものではなく、単に、プログラマブルロジックアレイの負荷抵抗として働いているにすぎない。
以上のとおり、引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶはプルアップ機能を有しないから、相違点<３>についての審決の判断は誤りである。
第３ 請求の原因に対する認否及び反論
１ 請求の原因１ないし３は認める。同４は争う。審決の認定判断に原告主張の誤りはない。
２ 反論
(1) プログラマブルロジックアレイにおけるプルアップ手段とは、プログラマブルロジックアレイの論理動作時にライン（線）の電位をハイレベルに引き上げるためにライン（線）を抵抗等の回路を介して高電位源に接続する手段である。
引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶは、論理動作時に列線Ｐ１～Ｐｎ及び行線Ｓ１～Ｓ６を電源電圧ｕｂまで引き上げる回路として働いているのであるから、プルアップ機能を有することは明らかである。
したがって、引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶが本願発明のプルアップ手段に相当するとした審決の認定判断に誤りはなく、相違点<３>についての判断は正当である。
(2) 本願発明のプルアップ手段について原告の主張する機能は、書込み時にオフになるモード切換トランジスタ等の存在を前提条件とするものであるが、書込み時にオフとなるモード切換トランジスタ等が特許請求の範囲第１項に記載されていない以上、原告の主張は根拠のないものである。
第４ 証拠
証拠関係は、本件記録中の書証目録記載のとおりであって、書証の成立はいずれも当事者間に争いがない。
理由
１ 請求の原因１（特許庁における手続の経緯）、２（本願発明の要旨）及び３（審決の理由の要点）は、当事者間に争いがない。
そして、引用例（甲第４号証）に審決摘示の開示があること、本願発明と引用発明との一致点及び相違点が審決認定のとおりであること、並びに、相違点<１>及び<２>についての審決の判断についても、当事者間に争いがない。
２ そこで、取消事由の当否について検討する。
(1) 引用例第７図において記号ＳＰＳで示される回路は引用例の明細書の詳細な説明では列スイッチと説明されているが、列給電回路ＺＶと同様にドレインとゲートが共通接続されて正の動作電源ＵＢに接続され、ソースが列線Ｐ１～Ｐｎに接続された構成を採っていること、及び、引用例の第７図の列スイッチＳＰＳ及び列給電回路ＺＶが、論理動作時に列線Ｐ１ないしＰｎ及び行線Ｓ１ないしＳ６を電源電圧ｕｂまで引き上げる回路として働くものであることは、当事者間に争いがない。なお、原告は、上記働きが各論理素子をドライブするものである点で本願発明のプルアップ手段と一応共通する部分であることは認めている。
(2) 本願発明のプルアップ手段については、特許請求の範囲第１項に「該第１の導体にはプルアップ手段を用いて所定の電圧が印加される」と規定されている他、プルアップ手段と明示されているわけではないが、本願の当初明細書（甲第２号証）の発明の詳細な説明に「行線Ｌ１はドライバ用トランジスタ８－１を介して電源Ｖｃｃに接続される。」（第５頁１６行ないし１８行）と記載されている以外には、本願明細書（甲第２号証、第３号証の１・２）の発明の詳細な説明の項には、プルアップ手段の技術内容あるいは機能について記載されていない。
ところで、乙第７号証（「エレクトロニクス用語事典」トヨタ目動車株式会社トヨタ技術会・昭和６１年１２月２６日発行）には、「プルアップ」について「ＴＴＬ、ＣＭＯＳ－ＩＣなどの端子処理のために、端子を電源（Ｖｃｃ）に、直接あるいは、抵抗を介して接続すること。」と定義されていること、同第８号証（特開昭６２－２３２０５８号公報・昭和６２年１０月１２日公開）記載の発明は「モジュールの実装枚数認識装置」に係るものではあるが、同号証の発明の詳細な説明には、「共通認識線１はコンピュータシステムバスライン中に１本以上でモジュール枚数認識用として専用に設けられ、ホストＣＰＵ（又はホストコントローラ）２内のプルアップ抵抗３によって制御電源電圧Ｖｃｃにプルアップされている。」（第２頁左下欄６行ないし１０行）と記載されていること、同第１０号証（特開昭６３－４８０１３号公報・昭和６３年２月２９日公開）記載の発明は「プログラム可能論理アレイ」に係るものであり、同号証の発明の詳細な説明には、「従来の読み取り専用メモリはこれらのビット線に接続されたプル・アップ、またはプル・ダウン抵抗器の何れかを持っている。これらのプル・アップ（引き上げ）又はプル・ダウン（引き下げ）抵抗器は電圧源に接続されており、ビット線に電圧を与える。」（第２頁左上欄１行ないし６行）、「各ビット線２０、２２及び２４はそれぞれ、プル・アップ（引き上げ）トランジスタ・デバイス２６、２８及び３０を含んでいる。・・・これらのトランジスタ・デバイス２６、２８及び３０はプル・アップ・トランジスタとして動作する。換言すれば、プル・アップ・デバイス２６、２８及び３０の一方の端子にある電圧は関連するビット線に与えられる。従って、・・・ビット線２０、２２及び２４上の出力は高電位、即ち１にある。」（第３頁左下欄１２行ないし右下欄３行）と記載されていることがそれぞれ認められる。
本願明細書における上記「行線Ｌ１はドライバ用トランジスタ８－１を介して電源Ｖｃｃに接続される。」との記載、及び上記乙各号証の記載内容（なお、上記乙各号証は本願の出願後に発行されたものであるが、本願の特許請求の範囲に「該第１の導体にはプルアップ手段を用いて所定の電圧が印加されること」を書き加えた手続補正書を提出した昭和６３年１１月１２日より以前のものであるから、本願発明のプルアップ手段の技術内容あるいは機能を把握するについて、上記乙各号証の記載を参酌することは差し支えないものと考える。）に照らすと、プログラマブルロジックアレイにおけるプルアップ手段について、プログラマブルロジックアレイの論理動作時にライン（線）の電位をハイレベルに引き上げるためにライン（線）を抵抗等の回路を介して高電位源に接続する手段であると解して、本願発明のプルアップ手段もそのような内容のものであると把握した上、引用例の第７図の列スイッチＳＰＳ及び列給電回路ＺＶが、論理動作時に列線Ｐ１ないしＰｎ及び行線Ｓ１ないしＳ６を電源電圧ｕｂまで引き上げる回路として働くことをもってプルアップ機能を有するものとし、本願発明のプルアップ手段に相当するとした審決の認定判断に誤りはないものというべきである。
(2) 原告は、甲第７号証を根拠として、本願発明のプルアップ手段について、アンドゲートアレイの読出し時には、単に、アンドゲートアレイの各論理素子に対するドライバとしての機能を果たすものであるが、アンドゲートアレイの書込み時には、モード切換トランジスタを用いたものにおいては、そのモード切換トランジスタがオフ状態になったとき、また、出力バッファを用いたものにおいては、その出力がハイインピーダンス状態になったときなどにおいて、オープン（ハイインピーダンス）状態にある第１の導体（行線）Ｌ１ないしＬｎを、プルアップ手段を介して正電源Ｖｃｃに接続するものであって、このプルアップ手段の接続により、第１の導体（行線）Ｌ１ないしＬｎに予め定められた値の正電圧を供給して、第１の導体（行線）Ｌ１ないしＬｎがフローティング状態になるのを防ぐようにし、第１の導体（行線）Ｌ１ないしＬｎがハイインピーダンス状態にあるときにも、第１の導体（行線）Ｌ１ないしＬｎの後に接続される導体（列線）Ｌ′１ないしＬ′ｎ（データバス）の電位を確定したハイレベルに保持させるという機能を有するものである旨主張するので検討する。
甲第７号証（エレクトロニクス用語研究会編「図解エレクトロニクス用語辞典」・昭和６３年１月３０日日刊工業新聞社発行）の３６１頁には、「プルアップ」について、「ディジタル論理回路で、オープン（ハイインピーダンス）状態になるようなところ、たとえばオープンコレクタやスリーステートバッファの出力回路などを抵抗を介して正電源に接続すること。こうすれば、フローティングになるのが防げる。またＴＴＬでＣＭＯＳを駆動するときのようにハイ状態を確実にするために必要なことがある。」と記載されていることが認められるが、上記記載からも明らかなとおり、プルアップ機能について、ディジタル論理回路の書込み時のものと読出し時のものとが区別されているわけではなく、また、ディジタル論理回路の書込み時のものに限定されているわけでもない。
ところで、本願発明の実施例を示す回路図である第２図（別紙図面１参照）によれば、プログラマブルロジックアレイの読取り時においても、入力端子３－1～３－nからの入力によって、第１の導体である行線Ｌ１ないしＬｎに接続されているＭＯＳトランジスタ（１－11～１－nn）のうちのいずれかは導通するが、導通に至らなかったＭＯＳトランジスタが接続する行線Ｌ１ないしＬｎは基準電源（接地電位）に対してオープン（ハイインピーダンス）状態にあるということができる。このことは、原告の主張する、モード切換トランジスタがオフ状態になったとき、もしくは、出力バッファの出力がハイインピーンス状態になったときなどに限られるものではない。すなわち、本願発明においては、プログラマブルロジックアレイの読取り時に、第１の導体である行線Ｌ１ないしＬｎのうちオープン（ハイインピーダンス）状態にあるところが、ドライバ用トランジスタ８－１を介して正電源（電源Ｖｃｃ）に接続されていることにより、電源Ｖｃｃの電位に保持され、フローティングが防止されているということができるのであるから、この場合も、甲第７号証に記載のプルアップの上記定義に沿うものということができる。
したがって、甲第７号証に記載されたプルアップ機能がディジタル論理回路の書込み時のものに限定されることを前提とし、本願発明のプルアップ手段もアンドゲートアレイの書込み時にその主張に係るプルアップ機能を奏する旨の原告の主張は採用できず、また、この主張を前提として、引用例第７図の列スイッチＳＰＳ及び列給電回路ＺＶはプルアップ機能を有しない旨の原告の主張も理由がないものというべきである。
(3) 以上のとおりであるから、相違点<３>についての審決の判断に誤りはなく、原告主張の取消事由は理由がないものというべきである。
３ よって、原告の本訴請求は理由がないから棄却することとし、訴訟費用の負担について行政事件訴訟法７条、民事訴訟法８９条を適用して、主文のとおり判決する。
（裁判長裁判官 伊藤博 裁判官 濵崎浩一 裁判官 押切瞳）
別紙図面 １
<省略>
別紙図面 ２
<省略>